histockhero.com — 唯一官方網站 OFFICIAL
深度文章
ARTICLES — 新到舊
新聞看不懂的技術，這裡一篇講一個，用白話寫清楚。圖上每個區塊都能點開看詳細介紹、哪些公司在做。
-
CPO TEST
CPO 測試：光引擎做 100 顆為什麼只能出 30 顆？
光引擎從可換變成不可換，整條測試邏輯跟著翻過來。可插拔、NPO、CPO 差在哪，四道測試關各在測什麼、誰在做，每一塊都可以點。
閱讀全文、點圖互動 →
-
DSX POD
DSX POD：輝達把 AI 工廠裝進貨櫃，台廠在哪一格？
輝達把 6 個月的現場施工搬進工廠，到場最快 14 天。貨櫃裡裝什麼、800 VDC 與液冷、瓶頸轉到哪、台廠在哪一格，每一塊都可以點。
閱讀全文、點圖互動 →
-
HIGH-NA
High-NA EUV：一台 4 億美元、150 噸，台積電為什麼說 2030 再上？
台積電晚 4 年才用最貴的機器，落後了嗎？從 EUV 光的旅程、曝光場減半到 12 吋光罩整條鏈，每一塊都可以點，看誰在做。
閱讀全文、點圖互動 →
-
SOI
矽光子晶圓：為什麼一片貴 5 倍，AI 廠商還排隊付訂金？
矽不會發光也看不見通訊的光：SOI 關光、磷化銦生光、鍺收光。SOI 剖面每一層都可以點，看誰在做。
閱讀全文、點圖互動 →
-
BURN-IN
AI 晶片燒機：一顆 4 萬美元的晶片出廠前，為什麼要先殺掉一批？
AI 晶片出廠前的最後一道烤箱：為什麼千瓦級晶片讓燒機從成本變瓶頸、爐子每一層在做什麼、四條路線誰在擠誰。圖都可以點。
閱讀全文、點圖互動 →
-
HVLP4
HVLP4 銅箔：AI 伺服器板為什麼需要更平的銅？
從 AI 機櫃一路放大到 CCL 與 HVLP4 銅箔：為什麼表面起伏不能超過半微米、誰做得出來。CCL 剖面每一層都可以點，看它管什麼損耗、誰在做。
閱讀全文、點圖互動 →
-
CoPoS
CoPoS：台積電下一代封裝，為什麼要化圓為方？
CoWoS 的面板版：圓晶圓換 310 × 310 mm 方板、矽中介層換面板 RDL。一張對照圖、時程、瓶頸，點圖看每一層誰在做。
閱讀全文、點圖互動 →
FULL MAP — 完整版地圖
七個族群的完整版地圖，只寄給名單
上面每一篇都是《AI 晶片｜先進封裝地圖》的一塊。留下 Email，確認後直接打開完整版。
隨時可退訂。沒有廣告，不賣名單。